STM32 F407+ FPGA Ethernet SRAM V3.1 двухъядерный FSMC контроль движения

6 104 руб.

Описание

STM32 F407 + FPGA + Ethernet + SRAM двухъядерный FSMC контроль движения

1. FPGA: CYCLONE IV EP4CE10F17/EP4CE22F17

2. Чип конфигурации FPGA: EPCS16, 16 M

3. Рычаг: STM32F407ZGT6

4. Ethernet: W5500 10/100 м

5. FALSH: W25Q128, емкость 128 м, используется для эксперимента по хранению SPI.

6. EERPOM: AT24C64, емкость 64 м, используется для эксперимента по хранению данных по протоколу IEC

7. SRAM: 61LV25616, 16-bit data ширина, 256 K глубину.

8. Последовательный порт: MAX3232 STM32 и FPGA каждый последовательный порт

9. Пользовательский эксперимент светодиодный: 4 шт. STM32 и FPGA два

10. Пользовательский ключ эксперимента: 4 ключа. STM32 и FPGA два

11. Системные часы: FPGA: два встроенных активных часов. ARM: стандартные двойные часы.

12. Интерфейс отладки: FPGA JTAG, ARM JTAG являются стандартными интерфейсами отладки

13. Все пользовательские I/Os экспортируются и имеют четкую маркировку: STM32: 36 IOs; FPGA: 36 IOs.

14. Питание: с помощью специального чипа питания, внешнего входного интерфейса DC5V

15. STM32 и FPGA соединены шиной FSMC, которая может выполнять параллельную высокоскоростную передачу данных.

16. Последовательное соединение настроено между STM32 и FPGA, который может выполнять передачу данных по последовательному протоколу.

17. Размер основной платы: 100 мм × 93 мм

STM32F407 чип введение

Посылка: LQFP-144

В STM32F405xx и STM32F407xx серии основаны на высокопроизводительный ARM® Cortex®-M4 32-разрядный процессор RISC core с тактовой частотой до 168 МГц. Ядро Cortex-M4 имеет одноточный арифметический блок с плавающей точкой (FPU), который поддерживает все инструкции по обработке данных и типы данных с одной точностью. Он также имеет набор инструкций DSP и блок защиты памяти (MPU) для повышения безопасности приложений. В этом материале Cortex-M4 ядра с FPU называются Cortex-M4F для коротких.

Серии STM32F405xx и STM32F407xx интегрируют высокоскоростную встроенную память (до 1 м байт и 192 к байт во флэш-памяти и SRAM) и резервную Память SRAM до 4 к байт, и большое количество точек подключения к 2 APB, автобусах, 2 AHB, автобусах, 32-разрядный несколько AHB автобус матрица с усиленным I/O и периферийными устройствами.

Все модели имеют 3 12-разрядный АЦП, 2 ЦАП, 1 с низким энергопотреблением РТК, 12 общего назначения 16-бит таймеров (в том числе 2 ШИМ таймеры для управления двигателем), 2 общего назначения 32-бит таймеры. 1 генератор истинных случайных чисел (RNG). Они также поставляются со стандартными и передовыми интерфейсами связи.

Характеристика

Ядро: ARM 32-bit Cortex? -M4 cpu с FPU, адаптивный ускоритель в реальном времени (ART Accelerator?) для достижения нулевого состояния ожидания производительность во флэш-памяти, основная частота до 168 МГц, блок защиты памяти, может достичь до 210 DMIPS 1,25 DMIPS/МГц (Dhrystone 2,1) производительность с набором инструкций DSP.

Память

До 1 Мбайт флэш-памяти

До 192 + 4 Кбайт S ram, включая 64 Кбайт CCM (память с соединением ядра) ram данных

Гибкий статический контроллер памяти с поддержкой Compact Flash, SRAM, PSRAM, NOR и NAND memories

ЖК-дисплей параллельный интерфейс, режим 8080/6800

Часы, сброс и управление питанием

1,8 V до 3,6 V прикладной поставки и ввода/вывода

POR, PDR, PVD и Бор

4-to-26 МГц Кварцевый резонатор

Внутренний 16 МГц завод-обрезанный RC (1% точность)

32 кГц осциллятор для RTC с калибровкой

Внутренний 32 кГц RC с калибровкой

Режимы сна, остановки и ожидания

VBATsupply для RTC, 20 × 32 бит резервных регистров + Дополнительно 4 КБ резервных SRAM

Три 12-разрядный, 2,4 Мбит/с аналого-цифровые преобразователи: до 24 каналов, до 7,2 Мбит/с в тройной крест режим

Два 12-разрядный D/A постоянного тока в постоянный преобразователи

Общего назначения DMA: 16-way DMA контроллер с FIFO и взрыв поддержка

До 17 таймеров: 12 16-бит таймеров и 2 32-бит таймеры до 168 МГц, каждый таймер имеет 4 входного сигнала для захвата/выход сравнить/ШИМ или счетчик импульсов и quadrature для увеличения) кодер вход

Режима отладки

Последовательный провод отладочные (SWD) и JTAG интерфейсы

Cortex-M4 встроенный макроэлемент трассировки?

До 140 портов ввода/вывода с возможностью прерывания

До 136 Быстрый I/Os до 84 МГц

До 138 5 В-толерантный I/Os

До 15 интерфейсов связи

До 3 × интерфейсов IEC (SMBus/PMBus)

До 4 USARTs/2 UARTs (10,5 Мбит/с, интерфейс ISO 7816, LIN, IrDA, управление модемом)

До 3 SPIs (37,5 Мбит/с), 2 с приглушенным полнодуплексным IPS для достижения точности аудио класса с помощью внутренних аудио PLL или внешних часов

2 × CAN интерфейсы (2.0B активный)

Интерфейс SDIO

Расширенные возможности подключения

USB 2,0 полноскоростное устройство/хост/OTG контроллер с on-chip PHY

Высокоскоростной USB 2,0/полноскоростное устройство/хост/OTG контроллер с выделенным DMA, на чипе full-speed PHY и ULPI

10/100 Ethernet MAC с выделенным DMA: Поддержка оборудования IEEE 1588v2, MII/RMII

8 ~ 14 бит параллельный интерфейс камеры: скорость до 54 МБ/с.

True генератор случайных чисел

CRC расчет блок

Уникальный идентификатор 96 бит

RTC: точность, аппаратный календарь

W5500 чип введение

W5500 является полным аппаратным TCP/IP встроенным контроллером Ethernet, который обеспечивает более простое решение подключения к Интернету для встраиваемых систем. W5500 интегрирует стек протокола TCP/IP, уровень передачи Данных Ethernet 10/100 M (MAC) и физический уровень (PHY), позволяет использовать один чип для расширения сетевых соединений в своих приложениях.

Проверенный на рынке WIZnet полный аппаратный Стек TCP/IP протокол поддерживает TCP, UDP, G4, ICMP, ARP, IGMP и PPPoE протоколы. W5500 Встроенный 32 K байт на чипе буфер для обработки пакетов Ethernet. Если вы используете W5500, вам нужен только простой разъем для программирования для использования приложений Ethernet. Это будет быстрее и проще, чем другие встроенные решения Ethernet. Использование rs может использовать 8 аппаратных розеток для самостоятельной связи одновременно.

W5500 обеспечивает SPI (периферийный последовательный интерфейс), чтобы сделать его легче интегрировать с периферийным MCU. Кроме того, W5500 использует новый высокоэффективный SPI протокол для поддержки скорости 80 МГц, который может лучше достичь высокоскоростной сетевой связи. Для снижения энергопотребления системы W5500 обеспечивает режим Wake-on-LAN (WOL) и режим отключения питания для клиентов на выбор.

Особенности

-Поддержка аппаратного TCP/IP Протокола: TCP, UDP, ICMP, G4, ARP, IGMP, PPPoE

-Поддержка 8 автономных портов (розетка) Одновременная связь

-Поддержка режима отключения питания

-Поддержка Wake on LAN

-Поддержка высокоскоростного последовательного периферийного интерфейса (SPI mode 0,3)

-Внутренний 32 K байт отправки и получения буфера

-Встроенный физический уровень Ethernet 10 BaseT/100 BaseTX (PHY)

-Поддержка Автоматическое согласование (10/100 на основе дуплексный режим/полудуплекс)

-Не поддерживает IP дробление

-3,3 В рабочее напряжение, 5 В Выдерживает напряжение порта ввода/вывода;

-Светодиодный дисплей состояния (полный дуплекс/полудплекс, подключение к сети, скорость сети, статус активности)