EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата

Описание

[Стандарт]

1. Минимальная системная плата EP2C8

2. Набор медных колонок

[Особенности основной платы]

Двухслойная печатная плата дизайн, после профессионального испытания на Летающий щуп, печатная плата стабильна и надежна, блок питания и PLL часть обрабатываются фильтрацией & pi;-типа, см. Экспериментальная коробка Чжоу Ligong, и используйте высокозатратный танталовый конденсатор для фильтрации источника питания. Сделка с первого взгляда! Производительность Стабильная и надежная, и структура красивая. Поддержка разработки FPGA/NIOS II, все контакты могут быть вынены из платы, удобно для пользователей в использовании, резервные PLL-ресурсы.

[Группа пользователей основной платы]

Для большинства студентов колледжа, любителей электроники, научно-исследовательских школ, предприятий и школ, сотрудников по разработке и дизайну, подходящих для быстрого развития прототипов продукции, студентов, которые принимают участие в различных конкурсах электронного дизайна, узнайте о технологии FPGA, дизайне и выпускном дизайне, И т. д. он также может быть использован для быстрой оценки плана проектирования на ранней стадии проектирования системы; комбинированный пакет основной платы и интерфейсной платы может быть применен и использован индивидуумами, или экспериментальное обучение в училищах и вузах.

[Описание конфигурации основной платы]

1. Встроенный чип EP2C8Q208C8-FPGA;

2. Бортовой SDRAM-K4S641632-UC60? Или HY57V641620FTP-7, совместимый с двумя SDRAMs, 64 Мбит емкость, pin независимый, используется для запуска программного пространства для NIOS II экспериментов

3. Активный кристалл 50 МГц, обеспечивающий Основные часы системы, подключенный к CLK0 и CLK4 через 22 Ом соответствующий резистор, можно использовать как системные часы;

4. 5 в входной интерфейс питания снаружи 5 мм, внутренний диаметр 3,5 мм внутри и снаружи отрицательный;

5. Выключатель питания, лицом к макетной плате, включите питание;

6. Кнопка R_C, кнопка повторной настройки FPGA, после нажатия, система повторно считывает программы с чипа конфигурации EPCS4, а затем работает;

7. Кнопка Rst, этот пользователь IO может использоваться как кнопка ввода пользователя, или может быть назначена как кнопка сброса системы;

8. IN5822 диод предотвращает обратное соединение источника питания, высокоскоростной диод Шоттки;

9. Индикатор работы питания D2;

10. 25x2 двухрядный прямой 2,54 шаг пользовательский интерфейс;

11. Один пользовательский светодиодный-D4, pin независимый, не мультиплексированный с интерфейсной платой;

12. Загрузите индикатор D1, он будет выключен нормально, он будет включен при загрузке, он также будет гореть, когда кнопка R_C нажата.

13. Интерфейс загрузки JTAG, соответствующий загруженный файл-это файл SOF, скорость очень быстрая, JTAG загружает программы непосредственно на FPGA, но программа отключения питания потеряна, обычно учитесь использовать метод JTAG, и, наконец, ASP будет использоваться, когда программа вылечена. Программа может быть загружена на чип конфигурации;

14. Интерфейс загрузки ASP, соответствующая загрузка-это файл POF, скорость относительно медленная по сравнению с JTAG, и она должна быть включена снова, и линия загрузки отключена, прежде чем она сможет работать. Операция является относительно хлопотной, не рекомендуется использовать при обучении, и, наконец, необходимо выключить питание. В случае, используйте режим загрузки ASP снова;

15. 4-проводная RS232 с последовательным интерфейсом и SRAM чип выбор Перемычка выбора; при подключении к интерфейсной платы, изменение шпильки и повторного использования;

16. 25x2 двухрядный прямой 2,54 шаг пользовательский интерфейс;

17. Винтовая медная Опора колонны;

18. 1085-3,3 v стабилизатор напряжения;

19. 1117-1,2 в стабилизатор напряжения, обеспечивающий ядровое напряжение FPGA;

20. Чип SRAM IS61LV25616AL 256kx16b, (обратите внимание, что это опционально);

21. AT24C02-2c устройство памяти;

22. Чип конфигурации EPCS4 (4 Мб)