EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата
  • EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата
  • EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата

EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата

4 651 руб.

Описание

【Standard】

1. EP2C8Минимальный Системы доска
2.Медный стерженьНабор

【Функциональные характеристики основной платы 】
Двойной СлоиПечатная платаКонструкция печатной платы, после профессионального тестирования печатной платы летящая игла, монтажная плата стабильна и надежна, источник питания иPLLВсе детали проходят черезπТип фильтрации обработки, дизайн справки Чжоу Ligong экспериментальная коробка, Ta конденсатор с высокой стоимостью для фильтрации питания! Стабильная и надежная производительность, красивая структура. ПоддержкаFPGA/NIOS IIРазработка, все контакты могут быть сделаны непосредственно из платы., удобный, резервPLLРесурсы 。

【Core доска пользователя Group】
Перед студентами, специализирующимися в вузах и училищах, электронные энтузиасты, научно-исследовательские организации, персонал по разработке и дизайну предприятий и школ, подходит для быстрого развития прототипа продукта, студентов принимают участие в различных конкурсах электронного дизайна.FPGAВведение к технологии, курсовому дизайну и выпускному дизайну и т. Д., он также может быть использован для быстрой оценки схем проектирования на ранней стадии проектирования системы; сочетание основной платы и интерфейсной платы для применения и индивидуального обучения, или использование экспериментального обучения в вузах и вузах.

【Core доска конфигурации Description】

EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата

EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата


1.Доска с вертикальной загрузкойEP2C8Q208C8-ПЛИСМногофункциональный чип;
2.Доска с вертикальной загрузкойSDRAM (синхронное динамическое ОЗУ-K4S641632-UC60?ИлиHY57V641620FTP-7, Два пунктаSDRAM (синхронное динамическое ОЗУ)Совместимость, емкость64mbit, Pin independence, используется дляNIOS IIПробел экспериментальной программы
3. 50 МГцАктивный кристалл, обеспечивают основные часы для работы системы, принимает22Одинаковые соединения сопротивления только ОмCLK0ИCLK4, Они могут быть использованы как системные часы;
4. 5 vМощность Вход Интерфейс Внешний канал5 ммВнутренний диаметр3,5 ммВнутренний положительный и внешний отрицательный;
5.Выключатель питания, лицом до макетной платы, питание;
6. R_CКлюч,FPGAКлючи перенастройки, после нажатия, перепроектирование системыEPCS4Настройте считыватель на чипе и работайте;
7. RstКлюч, пользователяВвода/вывода, Может использоваться как кнопка ввода пользователя, кнопка сброса также может быть поручена системе.
8. IN5822ДиодПредотвращение обратного подключения источника питания, высокоскоростной диод Шоттки;
9.Мощность поставить индикатор работыD2;
10. 25x2Двойной прямой ряд вставки2,54Расстояние пользователя Интерфейс;
11. 1Одного пользователяСветодиодный-D4, Pin independence, без повторного использования с интерфейсной платой;
12.Скачать индикаторD1, Обычно гаснет, он загорится при загрузке., нажмите внизR_CОн также загорится, когда вы нажимаете кнопку.
13. ДжтагИнтерфейс загрузки, соответствующий загруженный файлРПДФайл, быстрая скорость,ДжтагЗагрузите программы непосредственно наFPGAВ, но программа отключения питания потеряна., как правило, учитесь Рекомендовать использованиеДжтагРежим, когда окончательная процедура отверждения прошлаASPДостаточно способа загрузки программы на чип конфигурации;
14. ASPИнтерфейс загрузки, соответствующий загрузкаPOFФайл, в зависимости от скоростиДжтагМедленнее, и вам нужно перезарядить и отсоединить линию загрузки., возможность работы, относительно хлопотная работа, использование при обучении не рекомендуется, в конце концов, когда требуется отключение питания, его можно повторно использовать d.ASPРежим загрузки;
15. 4Линия системыRS232Последовательный порт, связь интерфейс иSRAMПеремычка выбора пленки; при подключении к интерфейсной плате, смене контактов и повторном использовании;
16. 25x2Двойной прямой ряд вставки2,54Расстояние пользователя Интерфейс;
17.Винтовая медная Опора колонны;
18. 1085-3,3 vНапряжение микросхема стабилизатора;
19. 1117-1,2 vНапряжение микросхема стабилизатора,FPGAЯдерного Мощность Напряжение;
20. SRAMЧипIS61LV25616AL 256kx16b, (Внимание на выбор аксессуаров.);
21. AT24C02-I2CПамяти устройства;
22.Конфигурация чипEPCS4(4 Мб)

【CD-Встроенная память ресурс Fragment】
EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата

【Manual catalogue】

EP2C8, EP2C8Q208C8N, NIOS II FPGA/макетная плата CPLD система обучения основная плата


'