Для H264 265 SDI видео декодирование коммуникационная плата Hi3536+ XC7A75T видео сжатие LVDS драйвер

Описание

Для того, чтобы предоставить информацию

Сведения об оборудовании:

Принцип схемы PDF

Тестовая программа FPGA (без исходного кода):

SDI вход для проверки точки LVDS;

Проверка связи и передачи с Hi35336 через интерфейс PCIe;

Серверный компьютером с экранным меню стек теста;

MCP2515 (CAN) тест

Программа тестирования программного обеспечения (за исключением исходного кода):

H.265/ч. 265 кодирования и декодирования и bt1120 Испытание на производительность;

Qt тест обычные

Предоставьте официальный комплект для разработки Hi3536

Подача сигнала демонстрационной программы показана на следующем рисунке (исходный код не предоставлен)

Обратите внимание, что текущий поддерживаемый ЖК-дисплей LVDS

Sharp (TL) LQ185M3LW01 и au g133han01.0

Плата связи декодирования видео Технические характеристики

1. Функция, производительность и интерфейс

A) SOC + FPGA архитектура изображения hsi, Hi3536 + XC7A75T;

B) терминал FPGA имеет 2 канала SDI входа и 2 канала SDI выхода, с наивысшей поддержкой 3g-sdi, двухканальный LVDS привод lcd, наивысшая поддержка 2560*1600, с подсветкой и интерфейсом управления питанием экрана.

C) терминал Hi3536 оснащен двухканальным сетевым компрессионным видеовыходом и декодированием, который поддерживает до 16 каналов 1080P30 h. 264/ч. декодирование 265, выход HDMI/VGA/CVBS и поддержка вывода декодированных изображений на FPGA управляемый ЖК-дисплей или SDI дисплей через BT1120.

D) Hi3536 поддерживает разработку графического интерфейса Qt и имеет USB/SATA и другие интерфейсы связи и хранения;

E) четыре последовательных порта связи RS232 (включая одну отладку), один порт Ethernet или два rs422-level интерфейса;

F) двухканальный интерфейс связи CAN, поддерживает режим 1 Мбит/с или 500 кбит/с и предоставляет драйверы Linux на базе ЦП;

G) размер платы составляет 160*140, потребляемая мощность менее 10 Вт при нормальной работе, а пиковое энергопотребление не велико при 15 Вт.

2. Внешний вид

Материальный объект платы и используемый соединитель показаны на рисунке ниже.