CoreEP4CE10, ALTERA основная плата FPGA основная плата, имеет циклонный уловитель IV чип EP4CE10F17C8N бортовой

CoreEP4CE10-это основная плата FPGA, которая имеет встроенное устройство EP4CE10F17C8N, поддерживает дополнительное расширение.

Бортовое устройство последовательной конфигурации EPCS16SI8N Интегрированная Базовая схема FPGA, например, схема часов Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода Все порты ввода/вывода доступны на штыревых заголовках Встроенный JTAG отладка/интерфейс программирования 2,00 мм дизайн шаг заголовка, подходит для подключения-в вашей системе приложения

EP4CE10F17C8N:Циклонный уловитель IV FPGA устройства, который отличается: Рабочая частота:50 МГц Операционной Напряжение:1,15 ~ 3,465 в Посылка:BGA256 Ввода/вывода:164 LEs:10 K Оперативная память:414kb PLLs:2 Отладки/программирования:Поддержка JTAG AMS1117-3.3 (с нижней стороны),3,3 V регулятор напряжения AMS1117-2.5 (с нижней стороны),2,5 V регулятор напряжения AMS1117-1.2 (с нижней стороны),1,2 V регулятор напряжения EPCS16,Встроенная последовательная флэш-память, для хранения кода Мощность индикатор Светодиоды Кнопка сброса NCONFIG кнопки:Для повторной настройки чипа FPGA, эквивалент переустановки мощности 50 м активный кристалл Интерфейс JTAG:Для отладки/программирования FPGA булавки расширитель,VCC, GND и все порты ввода/вывода доступны на дополнительные разъемы для дальнейшего расширения

Примечание:
CoreEP4CE10 обеспечивает интерфейс JTAG, но не интегрирует какую-либо функцию отладки, требуется дебюгер.
Материнская плата и программист/дебюгер на фотографиях не включены в цену.

Сопутствующее программное обеспечение (Quaters II, NIOS II и т. Д.) Код демонстрационной версии (Verilog, VHDL, NIOS II C) Схема (PDF) FPGA документация развития

Вики:Www.waveshare.com/wiki/CoreEP4CE10

CoreEP4CE10 основная плата x 1